Versuche mit MOSFETs

Die FETs im 4007

Der Feldeffekttransistor braucht im Gegensatz zum bipolaren NPN- oder PNP-Transistor keinen Steuerstrom, sondern nur eine Steuerspannung. Die Steuerelektrode (das Gate G) ist praktisch ein kleiner Kondensator, dessen elektrischen Feld Ladungsträger aus dem Leitungskanal zwischen Source (S) und Drain (D) verdrängt oder in ihm anreichert. Der Gate-Eingang ist daher praktisch unendlich hochohmig.

In vielen Lehrbüchern und auch in den Transistor-Grundlagen in ELEXS findet man die Grundlagen der Feldeffekttransistoren (FET). Die wichtigsten Vertreter sind Sperrschicht-FETs (J-FET) und solche mit isoliertem Gate (MOS-FET). Leistungs-FETs sind relativ verbreitet. Aber Kleinsignal-MOS-FETs sind kaum zu bekommen. Versuche mit diesem Typ sind aber trotzdem kein Problem, denn das CMOS-IC 4007 enthält mehrere einzeln anschließbare N-Kanal- und P-Kanal-MOSFETs.

Anschlussbelegung des 4007 (Quelle SGS)

Das Verhalten eines N-Kanal-MOSFETs soll hier mit dem SIOS-Interface untersucht werden. Als Software reicht Do-It. Eine kleine Grundschaltung soll zeigen, wie der N-Kanal MOS-FETt arbeitet. Der Eingang A des SIOS misst die Drain-Spannung. Über den Analogausgang A wird die Steuerspannung vorgegeben.

Die Messung erfolgt mit dem Zeitschreiber in Do-it. Mit der Option "Steuerspannung" wird über den Zeitraum der Messung der Analogausgang A linear von 0 V bis +5V hochgefahren. Man erkennt, dass ab ca. 2 V ein Drainstrom fließt. Dieser führt zu einem Spannungsabfall am Arbeitswiderstand und verringert damit die Drainspannung. Je höher die Gatespannung steigt, desto kleiner wird die Ausgangsspannung der Schaltung.

Aus den mit SIOS gemessenen Daten lässt sich die Kennlinie erzeugen. Man erkennt, dass der Transistor sperrt, wenn die Gatespannung unter 2 V liegt. Im Bereich zwischen 4 V und 5 V wird eine Steilheit von 1,5 mA/V erreicht. Bei einem Arbeitswiderstand von 1 kOhm erhält man hier eine Spannungsverstärkung von 1,5. Das ist wesentlich weniger als bei einem NPN-Transistor. Der Vorteil des FET liegt aber in seinem hohen Eingangswiderstand.

Nun soll auch ein P-Kanal-FET im 4007 untersucht werden. Die Schaltung bleibt gleich, aber alle Polaritäten müssen vertauscht werden. Der Source-Anschluss liegt nun am Pluspol, das Gate muss gegenüber Source negativ werden.

Das Messergebnis mit dem SIOS-Interface zeigt eine ähnliche, aber invertierte Kennlinie. Die Steilheit kann grob mit 1 mA/V bestimmt werden.

Ein Link zum Thema: Versuche mit Power-FETs www.b-kainka.de/bastel12.htm